Endüstri satırdarbesi savunlamarının güvenli ve düşük maliyetli hale getirilmesi / Oğuzhan Canpolat; thesis advisor Oğuz Ergin.

Tez (Yüksek Lisans)--TOBB ETÜ Fen Bilimleri Enstitüsü Ağustos 2025

Modern DRAM'de okuma hataları, bir DRAM satırına tekrar tekrar erişildiğinde, fiziksel olarak yakın diğer DRAM satırlarında bit hatalarına yol açan önemli bir sağlamlık (güvenlik, emniyet ve güvenilirlik) problemidir. Teknoloji düğüm boyutunun küçülmesi, nesiller boyunca DRAM okuma hatalarını şiddetlendirmektedir. Okuma hatalarını hafifletmek amacıyla, en son DDR5 standardı PRAC adı verilen yeni bir RowHammer önleme çerçevesi tanıtmıştır. PRAC, 1) her satıra bir etkinleştirme sayacı tahsis ederek DRAM yongasının satır etkinleştirmelerini doğru şekilde takip etmesini sağlar ve 2) yeni bir geri çekilme (-ing, back-off) sinyali tanıtarak DRAM yongasına SatırDarbesi önleyici tazeleme işlemlerini gerçekleştirebilmesi için gerekli zaman penceresini sunar. Ne yazık ki, PRAC'ın güvenlik garantileri ve ek yükleri önceden kapsamlı biçimde incelenmemiştir. Bu çalışmada, 1) PRAC'ın güvenlik, başarım, enerji ve maliyet açısından ilk kapsamlı analizini sunuyoruz ve 2) PRAC'ın iki temel zayıflığını gideren Chronus adlı yeni bir mekanizma öneriyoruz. Analizimiz, PRAC'ın masum uygulamalarda sistem başarımı açısından göz ardı edilemeyecek bir ek yük getirdiğini, gelecekteki DRAM yongalarında ise bu yükün kabul edilemeyecek seviyelere ulaştığını gösteriyor. Bu yüklerin kaynağı olan iki temel zayıflık tespit ediyoruz: Birincisi, PRAC etkinleştirme sayaçlarının artırılması için gereken ek süre nedeniyle kritik DRAM erişim gecikme parametrelerini artırıyor. İkincisi, PRAC her seferinde sabit sayıda önleyici tazeleme işlemi gerçekleştiriyor; bu da onu dalga saldırısı (-ing, back-off) olarak bilinen düşmanca erişim desenine karşı savunmasız kılıyor ve dolayısıyla çok daha düşük etkinleştirme eşikleriyle yapılandırılmasını gerektiriyor. PRAC'ın bu iki zayıflığını gidermek için, DRAM yongası üzerinde çalışan yeni bir SatırDarbesi önleme mekanizması olan Chronus'u öneriyoruz. Chronus, 1) sayaçları veriden ayırarak erişim hizmeti verirken satır etkinleştirme sayaçlarını eşzamanlı günceller ve 2) gerçekleştirilen önleyici tazeleme sayısını dinamik olarak kontrol ederek dalga saldırısını engeller. Başarım analizimiz, Chronus'un sistem başarımı üzerindeki ek yükünün modern DRAM yongaları için sıfıra yakın, gelecekteki DRAM çipleri içinse oldukça düşük olduğunu göstermektedir. Chronus, PRAC'ın üç varyantını ve diğer üç son teknoloji okuma bozulması çözümünü geride bırakmaktadır. Chronus ve PRAC'ın gelecekteki sistemler üzerindeki etkilerini tartışıyor ve ileriye dönük araştırma yönlerine işaret ediyoruz. Gelecekteki araştırmaları desteklemek amacıyla, Chronus'un tüm kaynak kodunu yayınlıyoruz: https://github.com/CMU-SAFARI/Chronus.

Read disturbance in modern DRAM is an important robustness (security, safety, and reliability) problem, where repeatedly accessing (hammering) a row of DRAM cells (DRAM row) induces bitflips in other physically nearby DRAM rows. Shrinking technology node size exacerbates DRAM read disturbance over generations. To help mitigate read disturbance, the latest DDR5 specifications (as of April 2024) introduced a new RowHammer mitigation framework, called PRAC. PRAC 1) enables the DRAM chip to accurately track row activations by allocating an activation counter per row and 2) provides the DRAM chip with the necessary time window to perform RowHammer-preventive refreshes by introducing a new back-off signal. Unfortunately, no prior work rigorously studies PRAC's security guarantees and overheads. In this paper, we 1) present the first rigorous security, performance, energy, and cost analyses of PRAC and 2) propose Chronus, a new mechanism that addresses PRAC's two major weaknesses. Our analysis shows that PRAC's system performance overhead on benign applications is non-negligible for modern DRAM chips and prohibitively large for future DRAM chips that are more vulnerable to read disturbance. We identify two weaknesses of PRAC that cause these overheads. First, PRAC increases critical DRAM access latency parameters due to the additional time required to increment activation counters. Second, PRAC performs a constant number of preventive refreshes at a time, making it vulnerable to an adversarial access pattern, known as the wave attack, and consequently requiring it to be configured for significantly smaller activation thresholds. To address PRAC's two weaknesses, we propose a new on-DRAM-die RowHammer mitigation mechanism, Chronus. Chronus 1) updates row activation counters concurrently while serving accesses by separating counters from the data and 2) prevents the wave attack by dynamically controlling the number of preventive refreshes performed. Our performance analysis shows that Chronus's system performance overhead is near-zero for modern DRAM chips and very low for future DRAM chips. Chronus outperforms three variants of PRAC and three other state-of-the-art read disturbance solutions. We discuss Chronus's and PRAC's implications for future systems and foreshadow future research directions. To aid future research, we open-source our Chronus implementation at https://github.com/CMU-SAFARI/Chronus.